• Información

    Objetivos, Pre-requisitos, Horario, Normas de Aprobación, Programa de la Materia
    Objetivo

    Realizar un diseño completo de una aplicación sobre la plataforma ZYBO usando la herramienta de desarrollo de Xilinx, VIVADO Desing Suite, y su herramienta HLS (High Level Synthesis) para construir IP´s partiendo de código C e integrarlos al sistema construido.

    Para aprender las herramientas seguiremos los tutoriales de Xilinx para ZYBO.

     

     

    Pre-requisitos

     

     

       * Haber cursado Diseño de Sistemas con FPGA, o bien tener conocimientos de HDL y de FPGA´s.

    La materia es materia de grado para los estudiantes, y tambien de posgrado. Pueden asistir alumnos de otras facultades (UTN, por ej) o otras facultades de la UBA. (Ingenieria, por ej)

     

     

    Horarios y Aulas

      

    Clases Teórico Prácticas.

       Miercoles de 10 a 13:00 hs . En el laboratorio 3. Departamento de Computación.

       Las clases comienzan el 19 de agosto  y finalizan el 2 de diciembre.

       El 16 y 23 de septiembre NO habrá clase.

     

     

    Aprobación

     

    Se aprueba con asistencia al 80% de las clases, y habiendo finalizado el diseño.